1. Тема роботи: Проектування прототипу скалярного RISC-комп’ютера із заданою
підмножиною системи інструкцій.
2. Вхідні дані:
Індекс
Група інструкцій
Варіант
Пересилання
Арифметичні та логічні
Керування
17
LHU, SB
ADDI, SUBI, XORI
JR
3. Вихідні дані:
Розширена, детальна структурна схема прототипу скалярного RISC-комп'ютера з поданням структури, інформаційних та керуючих зв'язків інформаційного тракту i пристрою керування з врахуванням конкретизованої за завданням підмножини системи інструкцій. Внутрішня структура пристроїв інформаційного тракту, апаратура пристрою керування. Підсистема уводу/виводу інформації. Детальна мікропрограма виконання інструкцій.
Запропонувати принцип конвеєризації структури інформаційного тракту разом із конвеєрною мікропрограмою керування. Детальні креслення структури кешів даних та інструкцій з поясненням принципу побудови цих кешів та їхнього зв'язку з модифікованою гарвардською архітектурою.
4. Пояснювальна записка повинна містити:
- титульну сторінку;
- анотацію;
- зміст;
- конкретизовані та розширені вихідні дані на проектування;
- аналітичний розділ з роз'ясненням та аналізом основних принципів побудови скалярних RISC-комп'ютерів на прикладі визначених на реалізацію інструкцій;
- розділ з описом синтезу та розробки структурної схеми;
- основні результати роботи (висновок);
- перелік наукових першоджерел: монографій, статей, патентів і підручників.
Завдання видано________________________
Термін здачі роботи_____________________
Керівник_______________________________
Зміст
ВСТУП 5
1 СТРУКТУРА RISC КОМП’ЮТЕРА 7
1.1 Основні принципи побудови RISC комп’ютерів 7
1.2 Побудова інформаційного тракту 8
2 ПАМ’ЯТЬ 13
2.1 Кеш пам’ять 13
2.2 Основна пам’ять 14
3 ПРИСТРІЙ КЕРУВАННЯ 17
ВИСНОВОК 21
СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ 22
ДОДАТКИ 23
ВСТУП
Набір команд ранніх архітектур процесорів проектувався з врахуванням особливостей мов високого рівня, для полегшення ручного програмування в машинних кодах (асемблерах), роботи компіляторів, і т.д. Це стало причиною появи великої кількості інструкцій, всіх можливих типів адресації. Пізніше цей принцип побудови комп’ютерів був названий CISC архітектурою (архітектурою з повним набором команд).
Але ще в середині 1970-х різні дослідники (зокрема, з IBM) показали, що більшість комбінацій інструкцій і ортогональних методів адресації не використовувалися в більшості програм, що породжуються компіляторами того часу. Також було виявлено, що в різних комп’ютерах з мікрокодним виконанням інструкцій час їх виконання був більшим, ніж комбінація простіших інструкцій, які дають той самий результат. Це було викликано тим, що багато інструкцій розроблялися в поспішку, і тому, були погано оптимізовані.
Вивчення цих проблем підштовхнуло розробників до розробки нової архітектури, в якій операції були б максимально швидкими, інструкції простими, а процесор ефективно конвеєризований, що дає змогу збільшити тактову частоту його роботи.
Такий підхід привів до побудови нової архітектури – RISC (Restricted (reduced) instruction set computer – комп’ютер зі скороченим набором інструкцій). ЇЇ мета - зробити інструкції настільки простими, щоб вони легко конвейеризировались і витрачали не більше одного такту на кожному кроці конвеєра на високих частотах.
Пізніше було відмічено, що найбільш значуща характеристика RISC в розподілі інструкцій для обробки даних і звернення до пам'яті - звернення до пам'яті йде тільки через інструкції load і store, а усі інші інструкції обмежені внутрішніми регістрами. Це спростило архітектуру процесорів : дозволило інструкціям мати фіксовану довжину, спростило конвеєри і ізолювало логіку, що має справу із затримками при доступі до пам'яті, тільки в двох інструкціях. В результаті RISC -архитектури стали називати також архітектурою load/store.
Зменшення набору машинних команд в RISC-архітектурі дозволило розмістити на кристалі обчислювального ядра велику кількість регістрів загального призначення. Збільшення кількості регістр...
